IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re application of: Gang WANG, et al.

Group Art Unit: Not Yet Assigned

Serial No.: Not Yet Assigned

Examiner: Not Yet Assinged

Filed: September 22, 2003

For: SEMICONDUCTOR LIGHT-RECEIVING DEVICE

CLAIM FOR PRIORITY UNDER 35 U.S.C. 119

Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Date: September 22, 2003

Sir:

The benefit of the filing date of the following prior foreign application is hereby requested for the above-identified application, and the priority provided in 35 U.S.C. 119 is hereby claimed:

Japanese Appln. No. 2002-274305, filed September 20, 2002

In support of this claim, the requisite certified copy of said original foreign application is filed herewith.

It is requested that the file of this application be marked to indicate that the applicants have complied with the requirements of 35 U.S.C. 119 and that the Patent and Trademark Office kindly acknowledge receipt of said certified copy.

In the event that any fees are due in connection with this paper, please charge our Deposit Account No. <u>01-2340</u>.

Respectfully submitted,

ARMSTRONG, WESTERMAN & HATTORI, LLP

Mel R. Quintos Attorney for Applicants Reg. No. 31,898

MRQ/jaz Atty. Docket No. **031188** Suite 1000 1725 K Street, N.W. Washington, D.C. 20006 (202) 659-2930

23850

PATENT TRADEMARK OFFICE

PATENT OFFICE JAPANESE GOVERNMENT

This is to certify that the annexed is a true copy of the following application as filed with this office.

Date of Application:

September 20, 2002

Application Number:

Japanese Patent Application

No. 2002-274305 [JP2002-274305]

Applicant(s):

FUJITSU QUANTUM DEVICES LIMITED

June 13, 2003

Commissioner,

Japan Patent Office

Shinichiro Ohta

(Seal)

Certificate No. 2003-3045309

日本 国 特 許 庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2002年 9月20日

出 願 番 号

Application Number:

特願2002-274305

[ST.10/C]:

[JP2002-274305]

出題、人

Applicant(s):

富士通カンタムデバイス株式会社

2003年 6月13日

特 許 庁 長 官 Commissioner, Japan Patent Office



特2002-274305

【書類名】 特許願

【整理番号】 0200120

【提出日】 平成14年 9月20日

【あて先】 特許庁長官 太田 信一郎 殿

【国際特許分類】 H01L 31/10

【発明の名称】 半導体受光装置

【請求項の数】 22

【発明者】

【住所又は居所】 山梨県中巨摩郡昭和町大字紙漉阿原1000番地 富士

通カンタムデバイス株式会社内

【氏名】 王 鋼

【発明者】

【住所又は居所】 山梨県中巨摩郡昭和町大字紙漉阿原1000番地 富士

通カンタムデバイス株式会社内

【氏名】 米田 昌博

【特許出願人】

【識別番号】 000154325

【氏名又は名称】 富士通カンタムデバイス株式会社

【代理人】

【識別番号】 100087480

【弁理士】

【氏名又は名称】 片山 修平

【電話番号】 043-351-2361

【手数料の表示】

【予納台帳番号】 153948

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】

要約書 1

【包括委任状番号】 0203504

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 半導体受光装置

【特許請求の範囲】

【請求項1】 第一導電性の半導体基板と、

前記半導体基板上に形成され、前記半導体基板よりも不純物濃度が低い第一導 電性のバッファ層と、

前記バッファ層上に形成され、入射された光に応じてキャリアを発生する光吸 収層と、

前記光吸収層上に形成される第二導電性の半導体層と、

前記バッファ層と前記光吸収層との中間に配され、前記バッファ層の禁制帯幅と前記光吸収層の禁制帯幅との間の禁制帯幅を有する半導体中間層とを有する半導体受光装置。

【請求項2】 半絶縁性の基板と、

前記基板上に形成される第一導電性の半導体層と、

前記基板上に形成され、前記N型の半導体層よりも不純物濃度が低い第一導電性のバッファ層と、

前記バッファ層上に形成され、入射された光に応じてキャリアを発生する光吸 収層と、

前記光吸収層上に形成される第二導電性の半導体層と、

前記バッファ層と前記光吸収層との中間に配され、前記バッファ層の禁制帯幅と前記光吸収層の禁制帯幅との間の禁制帯幅を有する半導体中間層とを有する半導体受光装置。

【請求項3】 前記バッファ層の不純物濃度は、1×10¹⁷cm⁻³より 低い、請求項1または2に記載の半導体受光装置。

【請求項4】 前記半導体中間層は、複数の半導体層を含み、各半導体層の禁制帯幅が段階的に変化する、請求項1または2に記載の半導体受光装置。

【請求項5】 前記半導体中間層は、複数の半導体層を含み、各半導体層の禁制帯幅が周期的に変化する、請求項1または2に記載の半導体受光装置。

【請求項6】 前記半導体受光装置は、前記光吸収層と前記第二導電性の半

導体層との間に禁制帯幅を段階的に変化させる組成傾斜の半導体中間層を含む、 請求項1ないし5いずれかに記載の半導体受光装置。

【請求項7】 前記半導体中間層は、前記光吸収層よりも低い屈折率を有する、請求項1ないし6いずれかに記載の半導体受光装置。

【請求項8】 前記半導体受光装置は、前記半導体基板の裏面側に電極層を 含み、該電極層に所定の電位が印加される、請求項1に記載の半導体受光装置。

【請求項9】 前記半導体受光装置は、前記第一導電性の半導体層に電気的に接続され第1の電位を印加する第1の電極部と、前記第二導電性の半導体層に電気的に接続され第2の電位を印加する第2の電極部とを含む請求項2に記載の半導体受光装置。

【請求項10】 前記光吸収層はInGaAs層であり、前記バッファ層は $In_{1-x}Ga_xAs_yP_{1-y}$ 層 (0 $\leq x \leq 1$ 、0 $\leq y \leq 1$) である、請求項 1 ないし 9 いずれかに記載の半導体受光装置。

【請求項11】 第一導電性の半導体基板と、

前記半導体基板上に形成され、前記半導体基板の不純物濃度よりも低い不純物 濃度を有する第一導電性のバッファ層と、

前記バッファ層上に形成され、入射された光に応じてキャリアを発生する光吸 収層と、

前記光吸収層上に形成される第二導電性の半導体層と、

前記バッファ層と前記光吸収層との間に配され、前記バッファ層より不純物濃度が高い第一導電性の高濃度半導体中間層とを有する半導体受光装置。

【請求項12】 半絶縁性の基板と、

該基板上に形成される第一導電性の半導体層と、

該半導体層上に形成され、第一導電性のバッファ層と、

前記バッファ層上に形成され、入射された光に応じてキャリアを発生する光吸 収層と、

前記光吸収層上に形成される第二導電性の半導体層と、

前記バッファ層と前記光吸収層との間に配され、前記バッファ層より不純物濃度が高い第一導電性の高濃度半導体中間層とを有する半導体受光装置。

【請求項13】 前記バッファ層の不純物濃度は 1×10^{17} c m $^{-3}$ より低い、請求項11または12に記載の半導体受光装置。

【請求項14】 前記高濃度半導体中間層は、不純物濃度が 1×10^{17} c m $^{-3}$ 、その膜厚が100 n m以下である、請求項11または12に記載の半導体受光装置。

【請求項15】 前記半導体受光装置は、前記半導体基板と前記バッファ層との間にN型の高不純物濃度のコンタクト層を含み、前記コンタクト層には所定の電位が供給される、請求項11または12に記載の半導体受光装置。

【請求項16】 少なくとも前記光吸収層及び前記P型の半導体層がメサ構造を有し、前記メサ構造によって露出された前記光吸収層の側面から光が入射される、請求項1、2、11または12いずれかに記載の半導体受光装置。

【請求項17】 前記半導体受光装置は、前記光吸収層へ光を導くための半導体光導波路を基板若しくは半導体基板上に含む、請求項16に記載の半導体受光装置。

【請求項18】 前記半導体受光装置は、PIN型のフォトダイオードを含む、請求項1ないし17いずれかに記載の半導体受光装置。

【請求項19】 前記半導体受光装置は、アバランシェフォトダイオードを含む、請求項1ないし17いずれかに記載の半導体受光装置。

【請求項20】 前記半導体受光装置は、前記第二導電性の半導体層上に受 光面を有する、請求項1ないし15いずれかに記載の半導体受光装置。

【請求項21】 前記半導体受光装置は、前記基板若しくは半導体基板の裏面側に受光面を有する、請求項1ないし15いずれかに記載の半導体受光装置。

【請求項22】 前記第1導電性は、n型である請求項1ないし21いずれかに記載の半導体受光装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、半導体受光装置に関し、特に高速動作が可能で大容量光ファイバの 通信システムに使用可能なPIN型フォトダイオードに関する。 [0002]

【従来の技術】

近年、光通信システムの大容量化に伴い、40bps以上の伝送システムが開発されている。このような大容量伝送システムで使用される半導体受光素子は、40GHz以上の高速動作をされることが必要とされているため、従来のものよりも高性能かつ高信頼性を有していなければならない。

[0003]

この種の半導体受光装置として、例えば特許文献1にはテーパ光導波路構造を集積したPIN型フォトダイオードが開示されている。図8は、特許文献1に開示されたテーパ光導波路構造を集積したPIN型フォトダイオードの構成例を示す斜視図であり、図中のA部は、フォトダイオードの受光部の拡大断面図である。同図に示すように、フォトダイオード100は、半絶縁性のInP基板101上にテーパ光導波路構造102を受光素子103の側部に結合させている。テーパ光導波路構造102は、光ファイバからの光をスポットサイズに変換し、これを受光素子103の光吸収層104の側面から入射させている。

[0004]

p側の電極パッド105は、基板101上に絶縁膜を介して所定形状に形成され、他方、n側の電極パッド106もp側電極パッド105と同一平面に形成されている。このため、フォトダイオード100は、コプレーナストリップライン構造の基板と直接接続することが可能となっている。受光素子103の頂部には P電極107が形成され、P電極107はエアーブリッジ107aによってp側電極パッド105と接続される。

[0005]

n電極108は、受光素子103をメサ構造にエッチング形成することにより露出したn型の半導体層109の表面に形成される。n電極108は、半導体層109上を延在するn側電極パッド106と接続される。n側電極パッド106は比較的大きな面積を有している。これは、後述するバイパスコンデンサとの接続領域を確保し、高周波動作時にn電極108を確実に接地電位にするためである。

[0006]

このようなPIN型フォトダイオードの一構成例を図9に示す。同図において、InP半導体基板111上に、N⁺のInPコンタクト層112、N⁻のInPリンタクト層112、N⁻のInPバッファ層113、ノンドープのInGaAs光吸収層114、P⁻のInGaAs P組成傾斜層115、116、P⁺のInP層117、及びP⁺のInGaAs Pコンタクト層118が順次積層される。これらの半導体層は、エッチングされメサ構造に加工される。

[0007]

N側のコンタクト層112には、例えばAu/Geの二層金属によりN側電極119がオーミック接続され、P側のコンタクト層118には、例えばAu/Zn二層金属によりP側電極120がオーミック接続される。

[0008]

動作時には、N側電極119に正電位が供給され、P側電極120には接地電位が供給され、P型半導体層117とN型バッファ層113間に逆バイアスが印加される。そして、光吸収層114に光が入射されると、そこにキャリアが発生し、電子がN側電極119に、正孔がP側電極120によって取り出される。

[0009]

このような受光素子の応答速度は、基本的にCR時定数と空乏層内のキャリア(主として正孔)の走行時間によって規定される。P型半導体層117と光吸収層114界面におけるヘテロ障壁による正孔のトラップを抑制するため、組成傾斜の半導体中間層(グレーデッド層)115、116が介在される。他方、正孔の走行時間を増加させずに受光部のPN接合容量を減少させるために、光吸収層114の下にバッファ層113を介在させている。バッファ層113の不純物濃度を1×10¹⁶cm⁻³と小さくすることでバッファ層113に形成される空乏領域の厚さを増加させ、これによって静電容量Cを小さく、応答速度を速くしている。

[0010]

【特許文献1】

特開2001-127333号公報

[0011]

【発明が解決しようとする課題】

しかしながら、従来のPIN型フォトダイオードの構造では、静電容量を低減させるためにバッファ層113を用いているが、このバッファ層113による光吸収層114界面でのヘテロ障壁による電子トラップの影響を全く考慮していなかった。実際に、バッファ層113の不純物濃度が1×10¹⁷ cm⁻³ より低くなると、バッファ層13と光吸収層114と間のバンド不連続により電子の走行が妨げられてしまう。特に、40GHz以上の高速動作時および高光入射時では、正孔のみならず、電子のバンド不連続によるトラップ時間を無視することはできなくなり、周波数応答特性が劣化するという問題があった。

[0012]

そこで本発明は、上記従来の課題を解決し、高速動作が可能な半導体受光装置 を提供することを目的とする。

[0013]

さらに本発明は、40GHz以上の高速動作時および高光入射時の周波数応答 特性を改善する半導体受光装置を提供することを目的とする。

[0014]

【課題を解決するための手段】

上記課題を解決するために請求項1に係る半導体受光装置は、第一導電性の半導体基板と、前記半導体基板上に形成され、前記半導体基板よりも不純物濃度が低い第一導電性のバッファ層と、前記半導体基板上に形成され、入射された光に応じてキャリアを発生する光吸収層と、前記光吸収層上に形成される第二導電性の半導体層と、前記バッファ層と前記光吸収層との中間に配され、前記バッファ層の禁制帯幅と前記光吸収層の禁制帯幅との間の禁制帯幅を有する半導体中間層とを有する。

[0015]

請求項2に係る半導体受光装置は、半絶縁性の基板と、前記基板上に形成される第一導電性の半導体層と、前記基板上に形成され、前記第一導電性の半導体層よりも不純物濃度が低い第一導電性のバッファ層と、前記基板上に形成され、入

射された光に応じてキャリアを発生する光吸収層と、前記光吸収層上に形成され る第二導電性の半導体層と、前記バッファ層と前記光吸収層との間に配され、前 記バッファ層の禁制帯幅と前記光吸収層の禁制帯幅との中間の禁制帯幅を有する N型の半導体中間層とを有する。

[0016]

請求項1または2の半導体受光装置によれば、バッファ層と光吸収層との間に 半導体中間層を設け、この半導体中間層の禁制帯幅(バンドギャップ)をそれら バッファ層と光吸収層の禁制帯幅の中間のものとすることにより、バッファ層と 光吸収層との間のバンド不連続を緩和し、光吸収層によって発生された電子がバ ンド間の障壁によってトラップされるのを抑制でき、電極からの電子の取り出し をスムースにかつ高速に行うことができる。その結果、半導体受光装置を高速に 動作させることができ、例えば、40GHz以上の高速動作時及び高光入射時の 周波数応答特性を改善することが可能となる。

[0017]

好ましくは、前記バッファ層の不純物濃度は、1×10¹⁷cm⁻³より低いものである。バッファ層の不純物濃度が低くなると、空乏領域が延びて受光素子の静電容量を小さくできるという利点がある反面、光吸収層とバッファ層との界面での障壁による電子のトラップの影響が無視できなくなる。このため、上記不純物濃度よりも低いバッファ層を用いる場合、光吸収層との間に半導体中間層を介在させることは、電子のトラップを抑制するうえで特に有効である。

[0018]

好ましくは、前記半導体中間層は、複数の半導体層を含み、各半導体層の禁制 帯幅が段階的に又は周期的に変化するものであっても良く、これらは、光吸収層 とバッファ層間のバンド不連続を緩和するグレーデッド層(組成傾斜の半導体中 間層)であっても良い。多層構造の半導体層を用いてバンド不連続を緩和するこ とで、電子のトラップの抑制をより効果的に行うことができる。

[0019]

好ましくは、前記半導体受光装置は、前記光吸収層と前記第二導電性の半導体層との間に禁制帯幅を段階的に変化させる第二導電性のグレーデッド層を含むも

のであっても良い。こうすることで、電子および正孔のそれぞれに対するバンド 障壁を緩和し、それらキャリアのトラップを抑制しあるいはトラップ時間を短縮 することができる。

[0020]

好ましくは、これら第一導電性および第二導電性のグレーデッド層は、前記光吸収層よりも低い屈折率を有するようにしても良い。その場合、グレーデッド層はクラッド層として機能し、光吸収層がコアとして機能させることができる。これによって、光吸収層に入射された光をコア内に閉じ込めることができ、その一方において光吸収層から発生されたキャリアを光吸収層外へ移動させることができ、入射光量に応じたキャリアを効率よく発生させることができ、その結果、受光装置の応答速度を速くすることができる。

[0021]

好ましくは、請求項1に記載の前記半導体受光装置は、前記半導体基板の裏面側に電極層を含み、該電極層に所定の電位を印加させてもいよい。これは、第一導電性の電極を基板表面側から取るのではなく、基板裏面側から取る構造である

[0022]

好ましくは、請求項2に記載の前記半導体受光装置は、前記第一導電性の半導体層に電気的に接続され第1の電位を印加する第1の電極部と、前記第二導電性の半導体層に電気的に接続され第2の電位を印加する第2の電極部とを含む。これは、第一導電性の電極を基板表面側の半導体層から取る構造である。

[0023]

好ましくは、前記光吸収層は I n G a A s 層であり、前記バッファ層は I n 1 - x G a x A s y P 1 - y 層 $(0 \le x \le 1, 0 \le y \le 1)$ 層である。但し、これ以外の半導体材料を用いることも可能であり、他の I I I - V 族化合物半導体および混晶を用いても良い。例えば、 I n A 1 A s 系や G a A s 系を用いることもできる。要するに、光吸収層の禁制帯幅が第一導電性の半導体層(あるいは第一導電性の半導体基板)の禁制帯幅よりも小さく、かつ格子定数の整合を取ることができる組み合わせであれば良い。

[0024]

請求項11に係る半導体受光装置は、第一導電性の半導体基板と、前記半導体 基板上に形成され、前記半導体基板の不純物濃度よりも低い不純物濃度を有する 第一導電性のバッファ層と、前記バッファ層上に形成され、入射された光に応じ てキャリアを発生する光吸収層と、前記光吸収層上に形成される第二導電性の半 導体層と、前記バッファ層と前記光吸収層との間に配され、前記バッファ層より 不純物濃度が高い高濃度半導体中間層とを有する。

[0025]

請求項11の半導体受光装置によれば、前記バッファ層と前記光吸収層との間に前記バッファ層より不純物濃度が高い高濃度半導体中間層を設けたので、電子はトンネル効果により高濃度半導体中間層を通り抜けることができる。つまり、電子は、バッファ層と光吸収層間のバンド障壁を通り抜けることができるため、半導体受光装置の高周波数応答特性及び高入力飽和特性を改善することができる

[0026]

請求項12に半導体受光装置によれば、半絶縁性の基板と、該基板上に形成される第一導電性の半導体層と、該半導体層上に形成され、第一導電性のバッファ層と、前記バッファ層上に形成され、入射された光に応じてキャリアを発生する光吸収層と、前記光吸収層上に形成される第二導電性の半導体層と、前記バッファ層と前記光吸収層との間に配され、前記バッファ層より不純物濃度が高い第一導電性の高濃度半導体中間層とを有するものである。

[0027]

好ましくは、前記バッファ層の不純物濃度は 1×10^{17} cm $^{-3}$ より低く、さらに高濃度半導体中間層はI n Pである。その場合、I n P層の不純物濃度は 1×10^{17} cm $^{-3}$ 、膜厚は100 n m以下が望ましい。

[0028]

半導体受光装置は、前記半導体基板と前記バッファ層との間にN型の高不純物 濃度のコンタクト層を含むものであっても良く、かかるコンタクト層から電子を 取り出すことも可能である。あるいは、それとは別に半導体基板の裏面に金属層 を設け、ここから電子を取り出す構成であっても良い。

[0029]

好ましくは半導体受光装置は、少なくとも前記光吸収層及び前記第二導電性の半導体層がメサ構造を有し、前記メサ構造によって露出された前記光吸収層の側面から光を入射されるものであっても良い。いわゆる端面入射型の受光装置である。あるいは、受光面を第二導電性の半導体層上に形成する表面型でも良いし、受光面を基板の裏面側に有するものであっても良い。さらに半導体受光装置は、前記光吸収層へ光を導くための半導体光導波路を基板若しくは半導体基板上に含むものであっても良い。

[0030]

【発明の実施の形態】

次に本発明の実施の形態について図を参照して説明する。図1は本発明の第1の実施の形態に係るPIN型フォトダイオードの断面を示す図である。本実施の形態によるPIN型フォトダイオード10は、同図に示すように、例えばInPからなる半絶縁性の半導体基板11上に、N⁺の不純物濃度を有するInPコンタクト層12、N⁻の低不純物濃度(1×10¹⁶ cm⁻³)を有するInPバッファ層13、N型のInGaAsP組成傾斜層(グレーデッド層)14、15、ノンドープのInGaAs光吸収層16、P⁻の不純物濃度を含むInGaAsP組成傾斜層(グレーデッド層)17、18、P⁺の不純物濃度を有するInP層19、及びP⁺の不純物濃度を有するInRaAsPコンタクト層40が順次積層される。

[0031]

コンタクト層12には、Au/Geの2層金属からなるN側電極21がオーミック接続され、コンタクト層20には、Au/Znの2層金属からなるP側電極22がオーミック接続される。動作時には、N側電極21に外部電源から正電位が供給され、P側電極22に接地電位が供給される。

[0032]

InGaAsP組成傾斜層14、15は、バッファ層13と光吸収層16との間に配され、バッファ層13のバンドギャップ(禁制帯幅)と光吸収層のバンド

ギャップとの中間のバンドギャップを持つように選択された半導体中間層である。好ましくは、組成傾斜層 1 4 は波長 1. 3 μ mに相当するバンドギャップを有し、組成傾斜層 1 5 は 1. 1 μ mに相当するバンドギャップを有する。これらの組成傾斜層 1 4、15を介在させることにより、バンドギャップの狭い光吸収層 1 6 からバンドギャップの大きいバッファ層 1 3 に至るまでのバンドギャップを 段階的に傾斜させることができ、バッファ層 1 3 と光吸収層 1 6 界面のヘテロ障壁を緩和させることが可能となる。

[0033]

P側の組成傾斜層 1 7、 1 8 は、上記と同様に光吸収層 1 6 と P型半導体層 1 9 間のバンド不連続を緩和する。好ましくは、組成傾斜層 1 7 は波長 1. 1 μ m に相当するバンドギャップを有し、組成傾斜層 1 8 は 1. 3 μ m に相当するバンドギャップを有するように組成が選択される。

[0034]

半導体基板11上にはメサ構造の受光部23が形成される。メサ構造23は、コンタクト層20からバッファ層13に至るまでの半導体層をエッチングすることによって形成され、同時にこのエッチングによりコンタクト層12の表面の一部が露出される。ここでは図示していないが、半導体基板上に光導波路を形成し、この導波路をメサ構造23に結合させてもよく、その場合、光導波路によってガイドされた光が光吸収層16の側面16aから入射される。

[0035]

PIN型フォトダイオードを動作させる時、N側電極21とP側電極22間に それぞれ所定の電位が供給され、受光部には逆バイアスが印加される。光吸収層 16の側面16aから入射されると、光吸収層16内に電子及び正孔のキャリアが発生し、これらのキャリアが光吸収層16の厚さ方向に移動する。このとき、 光吸収層16とバッファ層13との間には組成傾斜層 (グレーデッド層) 14、 15が介在されているため、光吸収層16とバッファ層13間のヘテロ障壁が緩和され、そこでの電子トラップが解消あるいは抑制される。

[0036]

光吸収層で発生された電子がドリフトされる様子を図7に示す。図7は、組成

傾斜層14、15およびその周辺の領域におけるコンダクションバンドの状態を示すものである。同図に示すように、組成傾斜層14、15が存在することにより光吸収層16とバッファ層13との間には、2段階のステップが生じ、これによって、電子は光吸収層16とバッファ層13との大きなエネルギー差を直接に感じることがなくなる。このため、電子がスムースにN側電極21から取り出すことができ、フォトダイオードの応答速度を速くし、周波数応答特性の低下を改善させることができる。

[0037]

同様に光吸収層16とP型半導体層19とのバンド不連続が組成傾斜層17、 18によって緩和されるため、光吸収層16によって発生された正孔がヘテロ障 壁においてトラップされるのを抑制され、P側電極22から取り出される。

[0038]

上記第1の実施の形態では、光吸収層16にノンドープのInGaAs層を用いたが、これ以外にもP型あるいはN型のInGaAs層を用いることも可能である。さらに、上記実施の形態では、2層構造の組成傾斜層14、15を用いたが、層数は特に限定されるものではない。また、組成傾斜層14、15のバンドギャップは、光吸収層16とバッファ層13との中間のバンドギャップを選択すればよく、その範囲内において適宜変更が可能である。例えば、半導体中間層が複数の半導体層を含み、各半導体層の禁制帯幅が周期的に変化する構成とすることができる。

[0039]

次に本発明の第2の実施の形態について説明する。図2は第2の実施の形態に係るPIN型フォトダイオードの構成を示す断面図であり、第1の実施の形態と同一構成のものについては同一の参照番号を付してある。ここでは、バッファ層13と光吸収層16との間に、組成傾斜層を設ける代わりに高不純物濃度を有する半導体中間層31を形成している。

[0040]

半導体中間層 3 1 は、 2×1 0 1 8 c m - 3 の不純物濃度を有する N + I n P 層であり、その膜厚は好ましくは 1 0 0 n m以下である。このような高不純物濃

度の薄膜半導体層31を介在させることで、光吸収層16からの電子はバッファ層13と光吸収層16界面のヘテロ障壁をトンネル効果により通り抜けることが可能となる。従って、電子は、光吸収層16とバッファ層13との間のバンド不連続による影響を実質的に受けることなくN側電極21に到達し、そこから取り出すことができる。その結果、フォトダイオードの高周波応答特性および高入力飽和特性を改善することができる。

[0041]

次に本発明の第3の実施の形態に係るPIN型フォトダイオードについて説明する。図3は第3の実施の形態に係るPIN型フォトダイオードの構成を示す断面図であり、第1の実施の形態と同一構成については同一参照番号を付してある

本実施の形態のフォトダイオードは、光吸収層16の上部に P^+ InGaAsPクラッド層41を設け、かつ光吸収層16の下部に N^- InGaAsPを積層したクラッド層42を設ける。クラッド層41は、波長1.3 μ m相当のバンドギャップを有し、クラッド層42は1.1~1.3 μ mまで連続して変化するバンドギャップを有する。

[0042]

このような構造において、クラッド層42はそれ自身が低濃度の層(コンタクト層12よりも不純物濃度が低い)であるため、上述したバッファ層13の機能を兼ねることができる。このため、クラッド層42によって受光部の接合容量が低減され、かつクラッド層42が光吸収層16とバッファ層との間の中間的なバンドギャップを有するため、光吸収層16とバッファ層13間のバンド不連続を緩和し、ヘテロ障壁による電子トラップを抑制または解消することができる。

[0043]

さらにクラッド層41、42は光吸収層16よりもバンドギャップが大きいこと、かつ不純物濃度が高いため、その反射率が光吸収層16の反射率よりも低くなる。このため、光吸収層16に入射された光がクラッド層41、42によって閉じ込められ、光吸収層16において入射光量に応じたキャリアを迅速に発生させることができる。その半面、光吸収層16によって発生されたキャリアはクラ

ッド層41、42によって閉じ込められることなく、光吸収層16の界面におけるヘテロ障壁を通りN側電極21に迅速に到達される。

[0044]

なお、上記実施の形態では、クラッド層42がバッファ層を兼用する例を示したが、これに限らずクラッド層42とコンタクト層12の間に他のバッファ層を 設けても良い。

[0045]

次に本発明の第4の実施の形態に係るPIN型フォトダイオードについて説明 する。図4は第4の実施の形態に係るPIN型フォトダイオードの構成を示す断 面図であり、第1の実施の形態と同一構成については同一参照番号を付してある

[0046]

本実施の形態では、第3の実施の形態で用いた P側のクラッド層41を多層構造のクラッド層51に置き換えたものである。クラッド層51は、PーInGaAsPを多層積層したものであり、波長1.1~1.3μmまでバンドギャップが連続的に変化される。クラッド層51を多層構造にしそのバンドギャップの変化を連続的にすることでヘテロ障壁における正孔のトラップをより効果的に抑制することができ、フォトダイオードの高周波応答特性および高入力飽和特性を改善することができる。

[0047]

以上本発明の好ましい実施の形態について詳述したが、本発明は係る特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。

[0048]

上記実施の形態では、半導体基板11上にN側電極を形成したが、これに限らず半導体基板の裏面に電極を形成しても良い。図1に示すPIN型フォトダイオードのN側電極の取出しを変更し、例えば図5に示すように、N型の低不純物濃度を有する半導体基板61の裏面に電極層62を形成し、これをN側電極とすることも可能である。この場合、コンタクト層12は除去される。

[0049]

さらに、上記実施の形態では、光吸収層16の側面16aから光を入射させる 端面入射型の構造について説明したが、これに限らず、メサ構造23の表面を受 光面にした表面入射型、あるいは基板の裏面に受光面を形成した裏面入射型の構 造であっても良い。図1に示すPIN型フォトダイオードを変更し、例えば図6 に示すように、P側電極71を環状あるいはリング状に形成し、その中央部から 光を入射させるようにすることも可能である。あるいは、基板72の裏面をエッ チング加工して凹部73を形成して受光面を形成し、ここから入射させることも 可能である。

[0050]

さらに上記実施の態様では、半導体材料としてInP基板上に、InP、InGaAsを使用しているが、これらの材料に限定されるものではない。これ以外にも、他のIII-V族化合物半導体及び混晶、例えばInAlAsやGaAs等の材料を用いることも可能である。要するに、光吸収層のバンドギャップがバッファ層のバンドギャップよりも狭く、かつそれらの層と格子定数の整合を取ることが可能な材料であれば良い。

[0051]

さらに上記実施の態様では、PIN型フォトダイオードを例に用いたが、これ以外にもアバランシェフォトダイオードやフォトトランジスタ等の他の半導体受 光素子にも適用可能である。

[0052]

【発明の効果】

以上説明したように本発明によれば、半導体受光装置に含まれるバッファ層と 光吸収層との間に、バッファ層の禁制帯幅と光吸収層の禁制帯幅との中間の禁制 帯幅を有するN型の半導体中間層を設けたことにより、光吸収層とバッファ層と のバンド不連続を緩和し、電子のトラップを解消あるいは抑制することができる 。これによって半導体受光装置の高速動作が可能となり、例えば40GHz以上 の高速動作時および高光入射時の周波数応答特性を従来品よりも改善することが できる。

【図面の簡単な説明】

- 【図1】 本発明の第1の実施の形態に係るPIN型フォトダイオードの断面図である。
- 【図2】 本発明の第2の実施の形態に係るPIN型フォトダイオードの断面図である。
- 【図3】 本発明の第3の実施の形態に係るPIN型フォトダイオードの断面図である。
- 【図4】 本発明の第4の実施の形態に係るPIN型フォトダイオードの断面図である。
 - 【図5】 本発明のPIN型フォトダイオードの変形例を示す断面図である
- 【図6】 本発明のPIN型フォトダイオードの他の変形例を示す断面図である。
- 【図7】 第1の実施の形態に係るPIN型フォトダイオードの受光部に光により発生された電子のドリフトを説明するためのバンド図である。
 - 【図8】従来の半導体受光装置の一構成例を示す斜視図である。
 - 【図9】 従来のPIN型フォトダイオードの一構成例を示す断面図である

【符号の説明】

10: PIN型フォトダイオード、 11: 半導体基板、

12、20:コンタクト層、 13:バッファ層、

14、15:組成傾斜層、 16:光吸収層、


17、18:組成傾斜層、 19:InP層、

21:N側電極、 22:P側電極、


31:半導体中間層(高不純物濃度) 41、42、51:クラッド層、

【書類名】 図面


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】




【図7】



【図8】



【図9】



特2002-274305

【書類名】 要約書

【課題】 高速動作が可能な半導体受光装置を提供することを目的とする。

【解決手段】 PIN型フォトダイオード10は、半導体基板11と、半導体基板11上に形成される第一導電性のコンタクト層12と、コンタクト層12よりも不純物濃度が低い第一導電性のバッファ層13と、入射された光に応じてキャリアを発生する光吸収層16と、光吸収層16上に形成される第二導電性のInP層19と、バッファ層13と光吸収層16との間に配され、バッファ層13の禁制帯幅と光吸収層16の禁制帯幅との中間の禁制帯幅を有する半導体中間層(グレーデッド層)14、15とを有する。

【選択図】 図1

出願人履歴情報

識別番号

[000154325]

1. 変更年月日

1992年 4月 6日

[変更理由]

名称変更

住 所

山梨県中巨摩郡昭和町大字紙漉阿原1000番地

氏 名

富士通カンタムデバイス株式会社